Modeling and characterization of PCB coils for inductive wireless charging

Dieser Beitrag ist mit Zustimmung des Rechteinhabers aufgrund einer (DFG geförderten) Allianz- bzw. Nationallizenz frei zugänglich.This publication is with permission of the rights owner freely accessible due to an Alliance licence and a national licence (funded by the DFG, German Research Foundation) respectively.Wireless charging is emerging as a viable technology in many industries, including consumer, medical, and sensor electronics. An investigation of design principles is conducted for a wireless charging platform that is designed to charge devices of different sizes and technologies, using only through vias. It is shown that at a 5 mm separation distance, a coupling coefficient can be achieved which varies from 0.12 to 0.37 when staggered hexagonal transmitter coils (approximately 5 cm across) are used with an unstaggered square receiver coil, which declines to 0.06–0.11 at 2 cm separation. Without design measures, the coupling coefficient will approach zero at certain positions. The quality factors of the coils can be improved by stacking the coils in parallel, enabling the use of only through-vias, while the inductance can be controlled horizontally by increasing the number of turns in the inductor

Neue Methodologien für effiziente und akkurate Modellierung und Optimierung von System-in-Package Modulen für HF/High-Speed Anwendungen

Um den stetig wachsenden Bedarf an multifunktionalen, kleineren, preiswerteren und leistungsfähigeren mikroelektronischen Systemen zu erfüllen, werden effiziente, zuverlässige und kostengünstige Packaging- und Integrationskonzepte benötigt. Da das System-in-Package (SiP) Konzept die Integration heterogener Funktionen (z.B. HF, High-Speed-Digital, Speicher, Sensoren usw.) in einem kompakten Modul, bei gleichzeitiger Reduktion von Kosten und Platzbedarf, ermöglicht, ist es zu einer führenden Packaging-Technologie für neue Entwicklungen geworden. Aber mit steigenden Taktfrequenzen und der zunehmenden Komplexität von SiP Modulen wird es immer schwieriger, SiP Module erfolgreich zu entwerfen, im Hinblick darauf, dass sie schnelle Signale übertragen können, ohne die Integrität der Signale zu zerstören. Im GHz-Zeitalter verursachen sogar kleine Verbindungskomponenten, entlang eines Signalpfads die bisher als „nicht kritisch“ betrachtet wurden, Signalintegritätsprobleme in SiP Modulen, die dazu führen können, dass das gesamte Sub-System nach dem Aufbau nicht (einwandfrei) funktioniert. Da es immer sehr schwierig und vor allem teuer ist, solche Probleme und ihre Ursachen nach dem Aufbau des Gehäuses zu identifizieren und zu lösen, ist es unbedingt erforderlich, Entwurfsregeln am Anfang der Designphase einzusetzen, die die parasitären Effekte aller Komponenten entlang des vollständigen Signalpfades bei Mikrowellen-Frequenzen berücksichtigen. In dieser Arbeit wurde ein neuer Ansatz, der M3-Ansatz (Methodiken-> Modelle -> Maßnahmen), entwickelt, um einen optimalen, kostengünstigen und zuverlässigen elektrischen Entwurf von SiP Modulen, sowie von anderen komplexen Chip Gehäusen und PCBs für HF/High-Speed Anwendungen, zu gewährleisten, und Anhand eines Ball Grid Array (BGA) Moduls illustriert. Zuerst wurden neue Methodiken entwickelt, um akkurate und breitbandige Modelle für vollständige Signalpfade in SiP Modulen entwickeln zu können. Das Verfahren des ‚Multi-Lumped Modeling’, welches bis jetzt nur für gleichförmige Leitungen (bei denen lediglich die TEM/Quasi-TEM Mode vorhanden ist) benutzt wurde, wurde hier zum ersten Mal erfolgreich angewandt, um breitbandige Modelle für vollständige Signalpfade in komplexen SiP Modulen effizient und akkurat zu entwickeln, in denen sowohl TEM/Quasi-TEM als auch höhere Moden vorhanden sind. Da ‚Multi-Lumped-Modeling’ generell eine Segmentierung der Leitung, die Modellierung jedes Segments und schließlich eine Kaskadierung der Modelle zur Erhöhung der Bandbreite erfordert, müssen die Signalpfade in den SiP Modulen an den Orten, wo lediglich die TEM/Quasi-TEM Mode auftritt, segmentiert werden. Daher wurde zuerst eine neue Methodik entwickelt, um die tatsächlichen Endpunkte jeder Diskontinuität (z.B. Flip Chip Verbindungen, Ecken, Vias, BGA Balls...), also den genauen Abstand der elektrischen Grenze einer Diskontinuität, an dem die Felder der höheren Moden, die an der Diskontinuität angeregt werden, verschwinden oder unbedeutend werden (Ende des Diskontinuitätseffekts), zu definieren. Basierend auf den Endpunkten der Diskontinuitäten wurden die Signalpfade zerlegt und neue Methoden entwickelt, um breitbandige Modelle für jede Komponente zu extrahieren. Um die extrahierten Modelle zu validieren, wurden Testaufbauten entwickelt und vermessen. Für jede Komponente wurde eine gute Übereinstimmung zwischen Theorie und Experiment beobachtet. Die validierten Modelle aller Komponenten wurden dann kaskadiert, um ein breitbandiges Modell des vollständigen Signalpfades zu erzeugen. Mit Hilfe eines solchen Modells können die parasitären Effekte aller Komponenten entlang des Pfades erfasst werden. Dieses Model wurde ebenfalls experimentell validiert. Die validierten Modelle wurden benutzt, um Signalintegritätsanalysen in der „Pre-layout“ Phase durchzuführen, um die Ursache von zwei dominanten Signalintegritätsprobleme (Reflexionen und Übersprechen) vor dem Aufbau des Gehäuses identifizieren zu können. Basierend auf den erzielten Ergebnissen wurden kritische Komponenten, die für die Verschlechterung der Systemleistungsfähigkeit verantwortlich sind, definiert. Entwurfsmaßnahmen, die eine optimale Wahl, einen optimalen Entwurf und eine optimale Platzierung dieser Komponenten ermöglichen, wurden abgeleitet. Diese Maßnahmen wurden dann benutzt, um die HF-Leistungsfähigkeit des gesamten Moduls bis 30 GHz zu optimieren. Der Einsatz des M3-Ansatzes, der in dieser Arbeit entwickelt wurde, am Anfang des Entwicklungsprozesses eines SiP Moduls sowie von anderen komplexen Chip Gehäusen und PCBs, führt zu einem kostengünstigen, zuverlässigen und optimierten Entwurf von SiP Modulen.As consumer demands continuously push for multifunctional, smaller, cheaper and higher performance convergent microelectronic systems with sensing, computing and communications functions, efficient, cost-effective and reliable packaging and integration technologies are needed, so as to meet these demands. Since system-in-package (SiP) technology enables the integration of heterogeneous functions (e.g., RF, high-speed digital processing, memory, sensors, etc.) in a compact package module, thereby simultaneously reducing cost and space, it has emerged as the packaging technology to be used for the design of such systems. However, as operating frequencies continuously creep up the radio frequency (RF)/microwave band and the complexity of SiP modules steadily increases, it becomes increasingly challenging to properly design these modules to be capable of supporting broadband signals without degrading signal integrity (SI) to unacceptable limits. In this GHz-age, package/board parasitics that have not been considered critical up till now may severely degrade the quality and timing of signals, resulting in system malfunctioning or even failure. In this work, a novel approach, the M3-approach (methodologies->modeling->measures), for optimal, cost-effective and reliable electrical design of SiP modules as well as other complex chip packages and boards for RF and high-speed applications was developed and illustrated using a ball grid array (BGA) package module as an example. First of all, novel methodologies for efficient and accurate wideband modeling of each package/board component as well as for complete signal paths were developed. Multilumped modeling, which is traditionally used for uniform transmission lines, where only the fundamental mode (e.g., TEM or quasi-TEM) exists, was successfully applied for the first time to develop wideband models for complete signal paths in complex SiP modules, where both the fundamental as well as higher-order modes (HOMs) exist. Since the multilumped modeling technique generally entails a segmentation of the uniform transmission line, separate modeling of each portion and cascading the results to increase bandwidth, the complete signal paths in the SiP module also had to be segmented at points where only the fundamental mode exists. For this purpose, a novel methodology was first developed to define the electrical boundaries of all geometrical discontinuities (e.g., flip chip interconnects, bends on package traces, vias, BGA balls…) along an entire signal path, i.e., the points away from the physical boundaries of each discontinuity where fields of HOMs, excited at the discontinuity vanish or become insignificant (end of discontinuity effect), and the fundamental mode continues unperturbed. Based on these boundaries, the path was then segmented and novel modeling techniques were used to extract wideband models for each segment. In order to validate the extracted models, test samples were designed, fabricated and measured. For each segment, a good correlation was obtained between theory and experiment. All the separately extracted and validated models were then cascaded to generate a wideband model that accounts for the parasitic effects of all interconnecting components along complete signal paths. This wideband model was also experimentally validated. Using these validated wideband models, several SI analyses were performed in the pre-layout stage, so as to track-down potential causes of two of the most dominant SI problems – reflections and cross-talk. Based on the results of these studies, critical components responsible for performance degradation were deduced. Measures to ensure optimal choice, design and placement of these components were then developed. Finally, these measures were used to optimize the RF performance of the entire module for frequencies up to 30 GHz. Applying the M3-approach developed in this work at the beginning of the design cycle of SiP modules or any other complex chip package/board leads to the elimination of re-design efforts and place/route iterations. Consequently, time-to-market as well as cost is considerably reduced, while performance is optimized

Kombinationsantenne

Die Erfindung betrifft eine Antennenvorrichtung (10) mit einem Substrat (11) mit einer ersten Hauptseite (11A) und einer der ersten Hauptseite (11A) gegenüberliegenden zweiten Hauptseite (11B), wobei auf der zweiten Hauptseite (11B) des Substrats (11) zumindest abschnittsweise eine Metallisierung (12) angeordnet ist, wobei auf der ersten Hauptseite (11A) des Substrats (11) mindestens eine Flachantenne (14) und mindestens eine dreidimensionale Antenne (13) angeordnet sind, wobei sich die Flachantenne (14) in einer Ebene (15) parallel zu einer der beiden Hauptseiten (11A, 11B) des Substrats (11) erstreckt, und wobei die dreidimensionale Antenne (13) zumindest abschnittsweise von der ersten Hauptseite (11A) des Substrats (11) beabstandet ist, und wobei die dreidimensionale Antenne (13) und die Flachantenne (14) galvanisch miteinander verbunden sind und a) einen gemeinsamen Signaleinspeisungsabschnitt (16) aufweisen oder b) die dreidimensionale Antenne (13) und die Flachantenne (14) seriell gekoppelt sind

Bändchenbondantennen

Eine Antennenvorrichtung umfasst ein Substrat, das eine erste Hauptseite und eine gegenüberliegend angeordnete zweite Hauptseite aufweist. Die Antennenvorrichtung umfasst ferner einen ersten und einen zweiten an der ersten Hauptseite angeordneten Befestigungsbereich. Die Antennenvorrichtung umfasst ein den ersten Befestigungsbereich und den zweiten Befestigungsbereich verbindendes Bändchen, das zumindest bereichsweise von dem Substrat beabstandet ist. Ferner umfasst die Antennenvorrichtung eine an der zweiten Hauptseite angeordnete Metallisierung, die gegenüberliegend zumindest einem aus dem ersten Befestigungsbereich, dem zweiten Befestigungsbereich und dem Bändchen angeordnet ist

Antennenvorrichtung mit Bonddrähten

Die Erfindung betrifft unter anderem eine Antennenvorrichtung (10) mit einem auf einem Substrat (11) angeordneten Hochfrequenz-Chip (12), wobei der Hochfrequenz-Chip (12) mindestens einen Antennenausgangsanschluss (13) aufweist, und der Antennenausgangsanschluss (13) als ein erster Befestigungsbereich (13) für einen elektrischen Leiter dient. Die Antennenvorrichtung (10) weist außerdem einen ersten Bonddraht (14) auf, der den ersten Befestigungsbereich (13) mit einem auf dem Substrat (11) angeordneten zweiten Befestigungsbereich (15) elektrisch leitend verbindet. Außerdem weist die Antennenvorrichtung (10) einen zweiten Bonddraht (16) auf, der den zweiten Befestigungsbereich (15) und einen auf dem Substrat (11) angeordneten dritten Befestigungsbereich (17) elektrisch leitend verbindet. Erfindungsgemäß bilden die beiden elektrisch in Reihe geschalteten ersten und zweiten Bonddrähte (14, 16) eine Antenne bilden. Dabei sind der erste und der zweite Bonddraht (14, 16) zumindest bereichsweise von dem Substrat (11) beabstandet

Wafer Level Package mit zumindest einem integrierten Antennenelement

A wafer level package with at least one integrated antenna element includes a chip layer with at least one chip, a dielectric layer as well as an antenna layer arranged between the chip layer and the dielectric layer

Elektronisches Modul mit integrierter Antenne und Verfahren zur Herstellung

Die Erfindung bezieht sich auf ein elektronisches Modul (1), das ein erstes Substrat (2) und ein zweites Substrat (3) aufweist. Das erste Substrat (2) trägt eine integrierte Antennenvorrichtung (4) und ist mit dem zweiten Substrat (3) verbunden. Weiterhin bezieht sich die Erfindung auf ein Verfahren zur Herstellung eines elektronischen Moduls (1)

Antennenanordnung mit Richtstruktur

Die Erfindung betrifft eine Antennenanordnung (100, 200, 500) aufweisend eine flexible Leiterplatte (101, 201, 501) mit einem Reflexionsabschnitt (102, 202a-202e), der ausgebildet ist, um Antennenstrahlung (218) zu reflektieren, eine mit der flexiblen Leiterplatte (101, 201, 501) verbundene Antenne (103, 203, 503), und eine ein dielektrisches Material aufweisende dreidimensionale Richtstruktur (104, 204, 504) zum Festlegen einer Richtcharakteristik der Antennenanordnung (100, 200, 500), wobei der Reflexionsabschnitt (102, 202a-202e) der flexiblen Leiterplatte (101, 201, 501) zumindest abschnittsweise mit der dreidimensionalen Richtstruktur (104, 204, 504) in Kontakt ist, um eine der dreidimensionalen Richtstruktur (104, 204, 504) zugeordnete Reflexionsfläche (205a-205e) für die Antennenstrahlung (218) bereitzustellen

Modulanordnung mit integrierter Antenne und eingebetteten Komponenten sowie Verfahren zur Herstellung einer Modulanordnung

Die Erfindung bezieht sich auf eine Modulanordnung (1). Dabei sind zwischen einer Oberseite (20) und einer Unterseite (21) der Modulanordnung (1) eine Antennenvorrichtung (3) und mindestens eine elektronische Komponente (4) nebeneinander und in einer Ebene angeordnet. Zwischen der Antennenvorrichtung (3) und der elektronischen Komponente (4) ist eine Abschirmvorrichtung (6) vorhanden, die eine abschirmende Wirkung gegenüber elektromagnetischen Signalen hat. Weiterhin bezieht sich die Erfindung auf ein Verfahren zur Herstellung einer Modulanordnung (1)

Wafer Level Packages mit integrierter oder eingebetteter Antenne

A wafer level package with integrated antenna includes a contacting layer, a redistribution layer as well as a chip layer arranged between the contacting layer and the redistribution layer. An antenna is integrated in the redistribution layer. The antenna is shielded from the chip by means of a via, offset and provided with a reflector. Alternatively, the antenna can also be provided as antenna element in the chip layer